Herzlich Willkommen beim beam-Verlag in Marburg, dem Fachverlag für anspruchsvolle Elektronik-Literatur.


Wir freuen uns, Sie auf unserem ePaper-Kiosk begrüßen zu können.

Aufrufe
vor 5 Jahren

3-2019

  • Text
  • Software
  • Elektromechanik
  • Positioniersysteme
  • Antriebe
  • Stromversorgung
  • Feldbusse
  • Kommunikation
  • Robotik
  • Qualitaetssicherung
  • Bildverarbeitung
  • Automatisierungstechnik
  • Sensorik
  • Visualisieren
  • Regeln
  • Elektronik
  • Embedded
  • Messtechnik
Fachzeitschrift für Industrielle Automation, Mess-, Steuer- und Regeltechnik

Speichermedien SSD auf

Speichermedien SSD auf einem Chip Single-Chip-Lösung, die alle Komponenten in einem IC-Gehäuse vereint und hermetisch versiegelt, lassen sich diese Problemstellen vermeiden. Das BGA-Gehäuse kann im üblichen Prozess zusammen mit den anderen Schaltungskomponenten auf der Leiterplatte verlötet werden. Im Folgenden soll der Begriff SSD für alle Speichermedien gelten, bei denen die Flash-Chips über einen Controller unabhängig von der Schnittstelle an ein Host-System angeschlossen werden. Abbildung: HY-LINE Computer Components Autor: Rudolf Sosnowsky ist Leiter Technik bei HY-LINE Computer Components Vertriebs GmbH www.hy-line.de Make or Buy? Beim Einsatz von Flash-Speichern im System spielen viele Faktoren mit, die diese Entscheidung beeinflussen. Wenn der Dreiklang der Performance – Zugriffsgeschwindigkeit, Datenintegrität und Langzeitverhalten – stimmen soll, fällt die Wahl auf eine Disk auf einem Chip. Warum dies langfristig der beste Ansatz ist, erläutert dieser Beitrag. Aufbau einer SSD Jeder, der schon einmal einen USB-Stick geöffnet hat, hat die einzelnen Komponenten darin identifiziert: Neben dem oder den Flash- Chips, die die größte Fläche einnehmen, sitzt der Controller-Chip mit USB- und Flash-Interface sowie die Spannungsversorgung. In höherwertigen Speichermedien wie in einer SSD mit SATA- oder PCIe- Interface kommt oft noch ein RAM hinzu, das den Transfer besonders beim Schreiben von Daten in den Flash-Speicher beschleunigt. Vorteile einer Single-Chip- Lösung Für den Einsatz in einer rauen Umgebung ist diese Konfiguration schlecht geeignet. Schock und Vibrationen belasten die Mechanik und die Kontakte, und Temperaturwechsel im industriellen Maßstab beanspruchen die Lötstellen. Mit einer Flash-Technologien Die Grundlage der Flash-Technologie ist eine zwischen zwei isolierenden Schichten eingeschlossene elektrische Ladung. Beim Beschreiben und Löschen des Speichers werden diese Schichten durch eine erhöhte Spannung kurzzeitig leitfähig, sodass die Ladung sie durchdringen kann. Dies beansprucht die Isolationsschicht; der Isolationswiderstand nimmt im Laufe der Zeit ab, und die Zelle altert. Die Hersteller geben in Datenblättern P/E Cycles an und meinen damit das Programmieren und Löschen (Erase) der Zelle. Eine einzelne Zelle kann nicht gelöscht werden, sondern immer nur ein ganzer Block, so dass das Ändern eines einzigen Bits einen P/E-Zyklus für einen ganzen Block bedeutet. Beim Auslesen wird die Höhe der Ladung ausgewertet, um einen digitalen Wert zu bestimmen. Bei der Single Level Cell (SLC) entscheidet ein Komparator, ob der zurückgelesene Spannungswert kleiner oder größer als eine definierte Schwelle ist, und gibt dann „0“ oder „1“ zurück. Bei der (etwas unglücklich benannten) Multi Level Cell (MLC) ist die Abstufung feiner, so dass vier unterschiedliche Spannungspegel als der Bild 2: Erläuterung zum SLC-Mode (Quelle: UDInfo) Bild 1: Single Chip SSD auf einem m.2-Board (Abbildung: HY-LINE Computer Components) Zustand zweier Bits (00, 01, 10, 11) interpretiert werden. In fortgeschrittener Halbleitertechnologie wird die Isolation und damit die Ladungshaltung weiter verbessert, so dass Triple Level Cells (TLC) acht verschiedene Spannungswerte halten, die als drei Bits pro Zelle ausgewertet werden. Mit der Quad Level Cell (QLC)-Technologie ist der vorläufige Höhepunkt erreicht. Mit der höheren Integration durch kleinere Strukturen verringern sich zwar die Kosten pro Bit, Haltbarkeit (Endurance) und die Übertragungsrate (Performance) des Speichers nehmen jedoch ab. Da die NAND-Hersteller der Nachfrage nach höherer Kapazität folgen, sind SLC-Speicher zu moderaten Preisen kaum noch erhältlich. Ein Kompromiss zwischen Kapazität, Zahl der Schreibzyklen und Kosten ist der Betrieb der MLC-Zelle im so genannten „SLC- Mode“, der auch als „Pseudo-SLC“ bekannt ist. Die MLC-Speicherzelle wird dabei mit nur zwei anstatt der möglichen vier Werte beschrieben. Dabei geht nutzbare Kapazität ver- 48 PC & Industrie 3/2019

Speichermedien Bild 3: Blockschaltbild der SSD auf einem Chip (Abbildung: HY-LINE Computer Components) loren, die aber der Zuverlässigkeit und Langlebigkeit zu Gute kommt. Dieses Verfahren setzt eine enge Zusammenarbeit zwischen Controller- und NAND-Hersteller voraus, da hierbei der interne Aufbau des Flash-Bausteins wichtig ist. Bild 2 zeigt, welche Zustände eines MLC-Speicher genutzt werden, um den SLC-Mode abzubilden. Die nicht sequentielle Abfolge der binären Zustände liegt an der durch die größere Hamming-Distanz gesteigerten Störfestigkeit. Bei ungefähr doppelten Kosten im Vergleich zum MLC-Betrieb verzehnfacht sich die Anzahl der Schreibzyklen. Flash-Controller Flash-Bausteine werden in der Praxis nicht direkt mit einer Host- CPU verbunden. Zwischen den Host und den Speicher ist ein Controller geschaltet, der zur Host-Seite hin ein Standard-Interface anbietet und die Speicher mit Hilfe einer spezialisierten Firmware unter Kontrolle hat. Bei einer SSD leistet der Controller viele Funktionen, um dem Speicher-Subsystem bei höchster Zuverlässigkeit ein langes Leben und hohe Geschwindigkeit zu geben. Dazu gehört das Wear Levelling, mit dem Schreibvorgänge auf den gesamten Speicher verteilt werden, um die Lebensdauer des Systems zu erhöhen, und das Management defekter Blöcke. Eine weitere Funktion ist die Ansteuerung und Verwaltung eines Caches, um die Zugriffsgeschwindigkeit besonders beim Schreiben zu erhöhen. In schnellen Systemen ist dieser Cache mehrstufig (siehe Bild 3) angelegt. Die Integration in ein einziges Gehäuse ermöglicht, die Firmware des Controllers auf die Eigenschaften des Speichers zu optimieren. Dabei wird die Performance der Hardware – Zugriffsgeschwindigkeit, Datenhaltung und Endurance – fein abgestimmt. Für eine kostengünstige Lösung wird TLC-Speicher eingesetzt. Teile des TLC-Speichers werden im „SLC-Mode“ angesteuert, um zum einen die Datensicherheit für Programmspeicher zu steigern und zum anderen dem langsameren TLC-Speicher als Cache dienen. Außerdem sorgt die kompakte Bauform für eine gute thermische Kopplung und Unempfindlichkeit gegenüber Umwelteinflüssen wie Schock und Vibration. Weitere Vorteile sind die Vielfalt an Produkten, die in unterschiedlicher Speichergröße, mit oder ohne RAM-Cache und verschiedenen Temperaturbereichen bei gleichem Gehäuse zur Verfügung stehen. Für die Evaluierung der SSD auf einem Chip eignet sich gut eine m.2-Steckkarte (siehe Bild 1), die einfach eingesteckt werden kann. Durch die kompakte Bauweise eignet sich diese Lösung besonders für tragbare Messgeräte und Datenlogger, für Geräte in der Labor- und Medizintechnik sowie durch die geringe Masse für alle Baugruppen, die Vibration und Schock ausgesetzt sind. Da der Speicher aufgelötet und nicht gesteckt ist, ist er sicher gegen Manipulationen durch Auswechseln des Datenträgers. Anforderungen typischer Applikationen Bild 4 zeigt, welche Eigenschaften in typischen Applikationen eine besondere Rolle spielen. Kapazitäten Die Flash-Hersteller steigern die Kapazitäten ihrer Chips, indem sie zu höher integrierten Technologien übergehen. Echte SLC-Chips sind kaum noch verfügbar, der Schwerpunkt der Produktion liegt auf TLC. Anwendungen verlangen immer noch die Eigenschaften der SLC- Chips, wie lange Datenhaltung, viele Schreibzyklen und Zuverlässigkeit. TLC-Speicher werden daher in einem niedrigeren „Mode“ betrieben, wobei zwar die Kapazität zurückgeht, die Zahl der möglichen Schreibzyklen jedoch ansteigt. Die folgende Tabelle zeigt, welche Kapazitäten mit Chips unterschiedlicher Integrationsdichte zu erzielen sind. Die „3D NAND“-Technologie platziert mehrere Speicher-Chips (Dies) im Gehäuse übereinander und erzielt so eine hohe Packungsdichte. Bild 5 zeigt, welche Netto- Kapazitäten eine SSD auf einem Chip je nach Speicherausbau und dessen Betriebsart erreichen kann. Ausblick Bild 6 zeigt die stückzahlbereinigte Verbreitung verschiedener NAND-Flash-Technologien. Während die Versorgung mit NAND- Flash niedriger Integration wie SLC und MLC bereits stark zurückgegangen ist, erscheint am Horizont die neue QLC-Technologie. Die Integrationsdichte in Gigabit pro Chip steigt, und der Preis pro Bit sinkt, so dass die Kosten pro Chip an nähernd gleich bleiben werden. Die TLC-Technologie hat durch die Inbetriebnahme neuer Fertigungslinien Fahrt aufgenommen und wird den größten Teil des Marktes übernehmen. Die Bezeichnung 3D steht in der Grafik für die vertikale Anordnung mehrerer Dies. Bild 4: Anwendungen und spezielle Anforderungen (Abbildung: HY-LINE Computer Components) PC & Industrie 3/2019 49

hf-praxis

PC & Industrie

© beam-Verlag Dipl.-Ing. Reinhard Birchel