Herzlich Willkommen beim beam-Verlag in Marburg, dem Fachverlag für anspruchsvolle Elektronik-Literatur.


Wir freuen uns, Sie auf unserem ePaper-Kiosk begrüßen zu können.

Aufrufe
vor 8 Jahren

4-2015

  • Text
  • Bild
  • Productronica
  • Entwicklung
  • Bauteile
  • Unternehmen
  • Electronic
  • Leiterplatte
  • Baugruppen
  • Mittels
  • Fertigung
Fachzeitschrift für Elektronik-Produktion - Fertigungstechnik, Materialien und Qualitätsmanagement

Rund um die Leiterplatte

Rund um die Leiterplatte Prozesse fest im Griff Die (Serien-)Fertigung von Schaltungsträgern für die neue Generation der Mikroprozessoren löst Häusermann souverän mit einem 26-Lagen Multilyayer Bild 1: FPGA-Modul „PROF067“von ProDesign: Mittelpunkt auf dem 26-lagigen Multilayer ist der Mikroprozessor Virtex Ultra Scale FPGA in einem BGA-Gehäuse mit 2892 Anschlüssen Äußeres Merkmal der modernen Mikroprozessoren ist die hohe Anschlussdichte auf minimaler Fläche, die sich nur mit HDI- und Mikrovia-Leiterplatten realisieren lässt. Ein weiteres Muss der schnellen HDI-Schaltungen sind definierte Impedanzen (Wellenwiderstand der Leiterbahnen). Grund: Nur eine korrekt angepasste Impedanz ermöglicht die verlust- und reflexionsarme Signalübertragung. Schaltungsentwicklung und Leiterplattendesign verlangen vom Designer Höchstleistungen. Nicht weniger anspruchsvoll als das Design ist die Fertigung der Leiterplatte und deren Bestückung. Entwicklung und Fertigung von HDI-Baugruppen gehört zum Tagesgeschäft des EMS- Spezialisten ProDesign. Der EMS im bayerischen Bruckmühl ist zudem ein anerkannter Experte für Design und Fertigung von FPGA-Modulen, die in der Entwicklung von Halbleitern zum Einsatz kommen. Die Leiterplatten für die FPGA-Module produziert der Leiterplattenhersteller Häusermann in Niederösterreich. Nach einer 24-Lagen-Schaltung für das FPGA-Modul mit einem Virtex 7 Baustein mit 42 mm Kantenlänge und 1924 Anschlüssen folgte das jüngste Projekt: Produktname „PROF067“. Das neue FPGA- Modul simuliert die Funktionen in der Halbleiterentwicklung. Herzstück der Baugruppe ist ein hochmoderner Mikroprozessor, der Virtex UltraScale FPGA, in einem BGA-Gehäuse mit 55 mm Kantenlänge und 2892 Anschlüssen. Die Größe des FPGAs von 55 x 55 mm mit den 2892 Anschlüssen fordert auch den Bestückungsprozess bzgl. Equipment, wie z. B. Kameragröße für Inspektion. Auch das Wärmemanagement, speziell für die hohe Wärmeentwicklung dieses FPGAs, ist eine Herausforderung und darum wurde mit einem ausgeklügelten Leiterplatten-Design die Leiterplatte zum aktiven Teil des Kühlsystems. Leiterplattenfertigung ist technische Höchstleistung Für die Verdrahtung der Schaltung wurde ein Hochgeschwindigkeitsdesign in einem Multilayer mit 26 Lagen entwickelt und gefertigt. Die Anschlüsse des BGA sind über 2896 Vias und 24 Innenlagen mit den anderen Bauteilen der Baugruppe verbunden. In diesem physikalischen Umfeld sichern nur ausgefeilte Maßnahmen das reibungslose Zusammenspiel digitaler und analoger Strukturen auf ein und derselben Platine. Die steigenden Taktraten der Prozessoren, vor allem aber die kurzen Signalanstiegs- und Abfallzeiten der assoziierten Schaltungskomponenten führen zu High- Speed-Designs mit signifikanten Anforderungen. Die Forderung nach hoher Signalintegrität bei niedrigeren Betriebsspannungen schließt impedanzdefinierte Leiterbahnen mit genau aufeinander abgestimmten Signallaufzeiten ein. Gemeinsam mit Pro Design hat Häusermann nun für die knapp 15 cm x 13 cm große Baugruppe einen 26-lagigen Multilayer mit 2,6 mm Dicke und 12 Innenlagenkernen mit Materialdicken von jeweils 75 µm entwickelt. Die feinen Leiterzüge mit Leiterbildstrukturen auf den Außen- und Innenlagen von 100 µm beziehungsweise 80 µm und einem minimalen Bohrungsdurchmesser von 0,3 mm sorgen für eine hohe Packungsdichte der Platine. Drei Eigenschaften des Designs machen die Leiterplattenfertigung anspruchsvoll: erstens die hohe Lagenzahl und damit verbunden die hohe Anzahl an sehr dünnen (75 µm) Innenlagenkernen, zweitens die extrem feinen Leiterzüge und drittens die Konzentration der Vias (durchkontaktierte Bohrungen) für den FPGA. „16-lagige Mulitlayer produzieren wir seit mehreren Jahren in Großserien und großen Leiterplattenformaten mit einer guten Ausbeute", berichtet Johann Hackl aus der Anwendungsentwicklung bei Häusermann. 26 Lagen und mehr sind fordernd und wir sind mit diesen Projekten gewachsen“, betont der Prozessexperte. „Derzeit fertigen wir bereits einen 28-lagigen Multilayer.“ Die Kennzahlen der Leiterplatte für das FPGAModul „PROF067“ sind: • Größe: 149 x 129 mm • Lagenanzahl: 26 • Dicke: 2,6 mm • Bohrungsanzahl: 8080 • SMD-Anschüsse: 10070 • Kerne: 12 Kerne mit 75 µm Dicke, beidseitig 18 µm Kupfer • Impedanzen: Auf der Platine befinden sich 22 Messungen verteilt in 13 Lagen • CAM-Bearbeitungszeit: 24 h Exakt eingestellte Anlagentechnik und Prozessführung Bei 26 Lagen müssen Innenlagenfertigung und Registrierungsprozess wegen den sehr Bild 2: 26 Lagen hat die gerade mal 149 mm x 129 mm große Leiterplatte für die FPGA-Module, die der Leiterplattenspezialist Häusermann in Niederösterreich fertigt. 32 4/2015

Bild 3: Beim Bohren kommt es auf glatte Bohrlochwände für den darauffolgenden Prozessschritt, das Verkupfern, an. Bild 4: Die hohe Anschlussdichte mit 8512 Prüfpunkten und 2509 Prüfnetzen ist ein Fall für den Flying Probe Tester. dünnen Kernstärken exakt stimmen. Schon der Versatz einer Innenlage bei der Registrierung, ein kleiner Fehler auf einer der 24 Innenlagen oder ein falsch eingestellter Galvanikprozess lassen die Ausschussrate in die Höhe schießen. Drei Eigenschaften des Designs machen die Leiterplattenfertigung anspruchsvoll: erstens die hohe Lagenzahl und damit verbunden die hohe Anzahl an sehr dünnen (75 µm) Innenlagenkerne, zweitens die extrem feinen Leiterzüge und drittens die Konzentration der Vias (durchkontaktierte Bohrungen) Die Hürden, die das Häusermann-Team zu bewältigen hatte, lassen sich anhand ausgewählter Fertigungsschritte erklären: Anwendungsentwicklung/ Technischer Support: Im Vorfeld waren unzählige Abstimmungen nötig. Dann standen Lagenaufbau, Restring, Leiterstruktur, Impedanz fest. Außerdem hatten die Anwendungsentwickler Antworten auf Fragen, wie z.B. Wie stabilisieren wir die Innenlagen, um ein Verschwimmen beim Verpressen zu verhindern oder welche Dehnfaktoren verwenden wir für die Innenlagen-Filmerstellung, um dem Schrumpfprozess beim Multilayer-Verpressen entgegenzuwirken? CAM: Alle Werte wie Restring, und Leiterzugsbreite des Layouts jeder einzelnen Innenlage müssen überprüft und gegebenenfalls korrigiert werden. Handling: Das Handling der extrem dünnen Innen lagen erfordert besonders große Aufmerksamkeit. Sie sind vor allem nach dem Ätzen je nach Layout der Innenlagen sehr instabil. Es gilt: je weniger Kupfer, desto instabiler ist die Lage. Die Innenlagenfertigung muss top sein. Jede einzelne Lage muss fehlerfrei sein. Darum wird jede Innenlage genau geprüft. Nicht weniger fordernd ist der Registrierungsprozess der Einzellagen vor dem Verpressen und Bohren. Abweichungen, die bei einem 4- oder 6-Lagen Mulitlayer in der Toleranz liegen, sind bei 26 Lagen völlig unakzeptabel und bedeuten ein fehlerhaftes Endprodukt. Bohren: Nur mit einer geringen Rauigkeit der Bohrwand, lässt sich später das Kupfer in der Hülse einwandfrei aufbauen. Je geringer die Rauigkeit, umso gleichmäßiger lässt sich das Kupfer abscheiden. Der Verlauf des Bohrers muss von der Eintritts- zur Austrittseite so gering wie möglich gehalten werden, um den notwendigen Restring auf allen Lagen zu gewährleisten. Hinzu kommt der mechanische Stress für den Bohrer: Aufgrund der vielen Kupferlagen und Dicke der Leiterplatte wird das Bohrwerkzeug stark beansprucht. Daher wurden für dieses Projekt spezielle Bohrparameter angewandt. Kupfer-Aufbau: Beim Metallisieren der Bohrungen müssen Prozessführung und Anlagentechnik in der Galvanik exakt passen. Schwierig dabei ist die ungleiche Verteilung der Bohrungen auf der Leiterplatte und hier speziell die Konzentration durch den BGA auf einer Fläche von 55 x 55 mm. Die Gesamtoberfläche der 2896 Vias mit 0,3 mm Durchmesser und 2,6 mm Länge unter dem BGA beträgt 7100 mm² und ist um den Faktor 2,3 größer als die Fläche des BGAs mit 3025 mm². Um das Metallisieren der Vias in der vorgegebenen Qualität sicherzustellen, muss in die Bohrungen wesentlich mehr Kupfervolumen eingebracht werden als auf die Oberfläche. Lötstopplack Entwickeln: Das hohe Aspect Ratio, das Verhältnis von Bohrdurchmesser und Leiterplattendicke von 1:10 verlangt auch beim Lötstopplack Entwickeln einwandfreie Prozesse und viel Expertise. Die Bohrungen müssen von nicht belichtetem Lack frei sein. Schon ein winziger Rückstand könnte im nachfolgenden Chemisch Nickel/Gold-Prozess zu Ausfällen durch Skip Plating, wobei der der Nickel-Aufbau ist nicht gegeben oder gestört wird, oder Fehlstellen führen. Elektrischer Test: Der elektrische Test mit einem Prüfadapter scheidet aufgrund der hohen Pinzahl aus. Die elektrische Prüfung erfolgt auf dem Fingertester von ATG. Zu prüfen sind 8512 Prüfpunkte und 2509 Prüfnetze. Fazit: Mit HDI- und Mikrovia- Leiter platten stellt sich der Leiterplattenhersteller neuen Heraus forderungen. Es braucht Erfahrung und Wissen um die Eigenschaften der Materialien, geeignete Werkzeuge und Anlagentechnik sowie exakt eingestellte Prozesse. Nicht alles, was das moderne CAD-System einfach darstellt, lässt sich in der Praxis umsetzen und wirtschaftlich produzieren. Bereits im Designprozess braucht es eine enge Zusammenarbeit und Abstimmung zwischen Leiterplattendesigner und Leiterplattenhersteller. Häusermann GmbH www.haeusermann.at Bild 5: Schliff des 26-Lagen-Multilayers: Innenlagenfertigung und Registrierungsprozess müssen exakt stimmen. 4/2015 33

hf-praxis

PC & Industrie

© beam-Verlag Dipl.-Ing. Reinhard Birchel