Herzlich Willkommen beim beam-Verlag in Marburg, dem Fachverlag für anspruchsvolle Elektronik-Literatur.


Wir freuen uns, Sie auf unserem ePaper-Kiosk begrüßen zu können.

Aufrufe
vor 9 Jahren

7-2012

  • Text
  • Bild
  • Beiden
  • Spannung
  • Anforderungen
  • Schaltung
  • Eingang
  • Bausteine
  • Anwendungen
  • Leistung
  • Linear
  • Mikrowellentechnik
HF-Praxis 7/2012

Applikation Ein

Applikation Ein Direct-to-Digital-ZF-Verstärker mit variabler Verstärkung und geringer Leistungsaufnahme Walter Strifler “A Low Power, Direct-to- Digital IF Receiver with Variable Gain” Linear Technology Design Note 482 Bild 1: Die typische Leistung mit einem WCDMA-Signal bei –12,5 dB SFRMS „über alles“ In diesem Beitrag wird die Kombination eines steuerbaren Verstärkers (VGA, Variable Gain Amplifier) mit einem Analog/ Digital-Wandler beschrieben. Sie bietet als ZF-Verstärker eine Verstärkungsdynamik von 31 dB und ermöglicht effiziente Demodulation sowie Digitalisierung der Informationen I (in-Phase) und Q (Quadrature) in einem einzigen Schritt. Eingesetzt werden die Bausteine LTC6412 (VGA) und LTC2261 (14-Bit-ADC). Moderne Kommunikationsempfänger erfordern einen Analog/ Digital-Konverter (ADC), um empfangene Analogsignale zu digitalisieren und schließlich in einem geeigneten FPGA-Baustein zu decodieren. Wendet man dabei das Direktmischprinzip an, mischt also in einem Schritt auf eine sehr niedrige Frequenz, erreicht man auf einfache Weise direkt das Basisband des ADCs. So elegant und simpel dies ist, hat diese Empfängerarchitektur doch Probleme mit starken In-Band-Störern, Interferenzen außerhalb des Bandes und eventuell mit dem Local Oscillator, wenn dessen Signal mit empfangen wird. Um solche Unsicherheiten zu vermeiden, wählt man ein solides und bewährtes Konzept, nämlich das des Einfachsupers. Die Zwischenfrequenz liegt dabei im Bereich 70 bis 240 MHz. Das Demodulieren und Decodieren des ZF-Signals kann auf verschiedene Weisen erfolgen, aber eine immer populärer werdende kostengünstige Methode ist die direkte ZF-zu-Digital-Umsetzung. Hier bietet sich die neuste Generation der High-Speed/ Low-Power-Pipeline-Datenkonverter von Linear Technology an. Verwendet wurde hier der LTC2261 mit 125 MS/s bei 140 MHz ZF und WCDMA. Er zeichnet sich durch einen Eingangs-Rauschflur und einen Eingangs-IP3 aus, deren Werte an die der besten Labor-Spektrumanalysatoren heranreichen und benötigt nicht mehr als 500 mW Versorgungsleistung. Das leistet der ZF-Block Mit einem Demonstrationsempfänger wurde gezeigt, was ein solches Konzept leisten kann. Man betrachte hierzu Bild 1, das eine Spektraldarstellung des digitalisierten Empfangssignals zeigt. Ein Vierkanal- WCDMA-Signal (Wideband Code Division Multiple Access) liegt zugrunde. Dieses kann mit diversen anderen Kommunikationssignalen verglichen werden. Bei der maximalen Verstärkung des VGAs wurde die Leistung des Signalgenerators auf –12,5 dB FSRMS eingestellt. Das ermöglicht die weitestgehende Nutzung des Dynamikbereichs des ADCs ohne Begrenzung. Das kleine Diagramm zeigt, mit welcher Wahrscheinlichkeit ein bestimmtes Verhältnis von Spitzenwert zu Mittelwert auftreten kann. CCDF steht für (Power) Complementary Cumulative Distribution Function. Es wird das typische AGC- Verhalten eines Kommunikationsempfängers simuliert. In der FFT-Darstellung über die gesamte Nyquist-Zone erreicht das Empfangssignal 63 dBc ACPR (Adjacent Channel Power Ratio), ohne dass dabei messbare „Spurs” (Fehlsignale, Störsignale) auftreten. Die Abminderung im ADC-Rauschflur beträgt nur 2,6 dB, und das über den gesamten 31-dB-Dynamikbereich! Dies bedeutet einen effektiven Eingangs-Noise-Floor von 13 dB und einen Eingangs-IP3 von 23 dBm für die Kombination VGA und ADC mit maximaler Verstärkung bei 140 MHz. Der Unterschied von 10 dB bestimmt den effektiven Dynamikbereich dieses Bausteinpaars und ist fast konstant für alle Verstärkungen. Messergebnisse im Detail Das Mehrkanal-WCDMA- Signal mit seinem typischen ACPR von 50...55 dBc wurde von einem Signalgenerator Agilent E4436B zur Verfügung gestellt. Damit entspricht es zwar perfekt den Verhältnissen in realen WCDMA-Systemen, reicht aber nicht aus, um die gesamte Leistungsfähigkeit des neuen Bausteinkonzepts aus VGA und ADC zu demonstrieren. Daher wurde das Testsignal mit einem hochlinearen Triquint AH202 verstärkt und scharf ausgefiltert mit einem SAW- TEK854920, um das ACPR des Testsignals auf bis zu 65 dBc zu bringen. Ein WCDMA-Signal ist ein repräsentatives, rauschähnliches (noise-like) Breitbandsignal, wie man es in modernen Kommunikationssystemen, wie LTE, 802.11g oder WiMAX, findet. 20 hf-praxis 7/2012

Bild 2: Die Beschaltung und Zusammenschaltung der beiden Bausteine Die Theorie dieser Signale hat bereits vor 60 Jahren Clause Shannon vorgelegt. Er fand heraus, dass man mit Methoden zur Erhöhung der spektralen Effizienz bei einem Modulationsformat erforderlichenfalls einen höheren Grad an Freiheit und eine größere Annäherung des Signals an die Rauschverteilung nach Gauss erreichen kann. Damit lieferte er einen beachtlichen Beitrag zur besseren Beurteilung von AM- und FM-Signalen. Das hat große praktische Bedeutung. Man kann ein solches repräsentatives Noise-like-Signal zur Charakterisierung eines HF- Empfängers heranziehen und daraufhin die Performance bei anderen Noise-like-Signalen abschätzen. Die Schaltung des VGA/ ADC-ZF-Blocks In Bild 2 ist die Zusammenschaltung der beiden Bausteine detailliert gezeigt. Sie wurde auf 140 MHz Mittenfrequenz und 20 MHz Bandbreite hin optimiert. Das ist typisch für ein Vierkanal-WCDMA-Signal. Das gefilterte Testsignal gelangt an den VGA-Eingang über einen Balun, da der Baustein einen Differenzeingang aufweist. Auch die Verbindung der Bausteine ist symmetrisch. An den Ausgangspins des LTC6412 liegen dabei einfache Parallelkreise gegen Masse, die Filterung und Anpassung bewirken. Die mit etwa 100 Ohm recht hohe Last (künstlich durch die beiden 51-Ohm- Widerstände) wird bei geringer Betriebsgüte angepasst. Dabei wird auch der Biasstrom bereitgestellt. Anpassschaltung und RC-Belastung sollen vor allem Störungen durch die Ladungen beim Sampling unterdrücken. Diese können symmetrisch und unsymmetrisch in Erscheinung treten. Gegenmaßnahmen sind sehr wichtig, denn diese Ladeimpulse müssen um etwa 85 dB abgemindert werden, damit es im Sampling-Fenster von nur 4 ns zu keinen Beeinträchtigungen kommt, welche die Nutzung des vollen möglichen spurious-freien Dynamikbereichs (SFDR) des LTC2261 blockieren könnten. So kommt es nicht zu unerwünschten Verzögerungen, Reflexionen oder Fehlanpassungen zwischen VGA und ADC. Voraussetzung ist die Nutzung von Komponenten der Bauform 0402 bei kleiner Fläche von ca. 5 mm x 10 mm. Bezüglich der Balance der Verbindungen zwischen VGA und ADC sollte man die Empfehlungen in den Datenblättern beachten. Der LTC2261 arbeitet mit Spannungen ab 1,8 V und nimmt bei 125 MS/s typisch 127 mW auf. Der LTC6412 benötigt 3,3 V und verbraucht typisch 360 mW. Somit liegt der typische Gesamtverbrauch bei 490 mW. Schlussbemerkungen Der VGA LTC6412 treibt den 14-Bit-ADC LTC2261 mit wenigen Kompromissen in der ADC- Leistungsfähigkeit. Der VGA wirkt für den ADC-Sampling- Eingang als Puffer und ermöglicht zudem 31 dB Verstärkung, was den effektiven Dynamikbereich des gesamten Zwischenfrequenzverstärkers ausdehnt. Der LTC2261 ist Teil einer Familie von 12- und 14-Bit-Low-Power- Datenkonvertern, welche für höchstmögliche Abtastraten (80 bis 125 MS/s) vorgesehen sind. Für Messungen und zum optimalen Steuern bietet sich das Data Acquisition Board DC890B an. Die komplette Schaltung dieses Empfängers findet sich in den Datenunterlagen auf den Produktseiten der ICs bei www. linear.com. ◄ Stecker, Kabel und Antennen Alles aus einer Hand – Ihr Vorteil ! Made in Italy ! www.electrade.com info@electrade.com Postfach 1743 Tel.: 0 89 / 8 98 10 50 D - 82159 Gräfelfing Fax: 0 89 / 8 54 49 22 hf-praxis 7/2012 21

hf-praxis

PC & Industrie

© beam-Verlag Dipl.-Ing. Reinhard Birchel