Herzlich Willkommen beim beam-Verlag in Marburg, dem Fachverlag für anspruchsvolle Elektronik-Literatur.


Wir freuen uns, Sie auf unserem ePaper-Kiosk begrüßen zu können.

Aufrufe
vor 9 Jahren

9-2012

  • Text
  • Bild
  • Wireless
  • Bluetooth
  • Filter
  • Amplifiers
  • Software
  • Bandbreite
  • Hoher
  • Anwendungen
  • Technologies
  • Mikrowellentechnik
HF-Praxis 9/2012

Wireless Bild 5:

Wireless Bild 5: Reduzierung der relativen Stückkosten durch Einsatz von Zynq Bild 6: Reduzierung der Verlustleistung durch Einsatz von Zynq oder das neu aufkommende Protokoll, JESD204 (A/B), einsetzt. Der Hochfrequenzbereich enthält alle Modulatoren, Taktsynchronisier-Bausteine, Filter und Verstärkerschaltungen, welche die digitalen Signale über die Leistungsverstärker an die Antennen übertragen und empfangen. Die Steuerung der gesamten Funkeinheit erfolgt über einen Mikroprozessor, auf dem üblicherweise ein Echtzeitbetriebssystem wie Linux oder VxWorks läuft. Diese Betriebs- und Wartungsfunktionen kümmern sich um die Alarme, die Kalibrierung, das Messaging und die gesamte Steuerung der Einheit - eine Arbeit, die generell eine große Menge an Verbindungen zu anderen Komponenten erfordert, wie SPI/I²C, Ethernet, UARTs und natürlich zum Speicher. Traditionell haben die Anbieter die Signalverarbeitung des digitalen Funks mit einer Kombination aus ASIC-, ASSP- und FPGA-Bausteinen implementiert. ASIC-Bausteine haben die geringste Flexibilität und haben häufig Funktionen, die auf Grund von früh im Entwicklungsprozess festgelegten Spezifikationen überholt sind. Sie haben oft die geringsten Bausteinkosten - dies aber auf Kosten hoher Entwicklungsund NRE-Kosten und einer langen Zeitspanne bis zur Markteinführung. ASSP-Bausteine haben eine begrenzte Flexibilität in dem Sinn, dass sie häufig für eine gewisse Anzahl an Anwendungsfällen entwickelt werden, aber nicht für andere einsetzbar sind. FPGAs werden wegen ihrer inhärenten Flexibilität, die es ihnen ermöglicht, zunehmend in digitalem Funk eingesetzt, alles zu unterstützen, was das Equipment benötigt. Zudem bieten sie die Möglichkeit, ständig neue Funktionen zu liefern, wenn die Anforderungen der Anwender dies erfordern. In vielen Fällen werden FPGAs neben ASICs und ASSPs in diesen Anwendungen gefunden, um die Funktionen zu bieten, die den beiden anderen Bausteinen fehlen. Bild 2 illustriert den Aufbau einer 2 x 2 Funkstrecke mit einer Kombination aus ASSPs, FPGAS und Mikroprozessoren. ASSPs sind häufig zu langsam, um die Anforderung des Marktes zu erfüllen, was durch das Fehlen jeglicher seriellen Schnittstellentechnik wie CPRI oder JESD204 in ihnen demonstriert wird. Dies erfordert einen zusätzlichen Baustein, wie ein FPGA mit integriertem SERDES, oder eine preiswerte FPGA-Version, die externes SERDES verwendet, um die Implementierung zu vollenden. Jedoch erfordert der Setup hier eine große Anzahl an Komponenten. Die Leiterplattenfläche ist groß, ebenso die Komplexität der Stromversorgung sowie auch die Verlustleistung insgesamt und die Kosten. Deshalb ist es kein Wunder, dass die Equipmenthersteller nach alternativen Methoden suchen. Xilinx-Produkte haben sich kontinuierlich weiterentwickelt und haben jetzt einen Punkt erreicht, an dem die Hersteller von Kommunikationsausrüstungen die gesamte Hard- und Software für die digitale Funkstrecke in einem einzigen Baustein implementieren können. Diese FPGAs besitzen vollständige Hard- und Software-Programmierbarkeit zusammen mit einem fest verdrahteten Satz an Kommunikations-Peripherie, zu geringen Kosten und bei niedriger Verlustleistung. Diese neue Bausteinfamilie, die eine solche Integrationsdichte ermöglicht wird als Zynq Extensible Procesing Platform (EPP) bezeichnet und von Xilinx ab Lager geliefert. Die Zynq-EPP, die Blockschaltung ist in Bild 3 gezeigt, enthält einen Zweifach-ARM-Cortex- A9-Prozessor-Core, der bis zu 2000 Dhrystone-MIPS pro Core verarbeiten kann und eine Fließkommaeinheit mit verdoppelter Genauigkeit. Im Prozessor-Subsystem eingeschlossen sind spezielle Kommunikations-Peripherien wie Speichercontroller, Gigabit-Ethernet, UARTs und SPI/I²C. Benachbart zum Prozessor-Subsystem ist die programmierbare Hochleistungs-Logik angesiedelt, die 500-MHz-DSP- Funktionsblöcke, 12,5-Gbit/s- SERDES und reichlich internes RAM enthält. Busse in verschiedenen Breiten, mit geringer Latenz und hoher Bandbreite verbinden das Prozessor-Subsystem mit der programmierbaren Logik, während Schnittstellen zum Shared-Memory sicherstellen, dass keine Engpässe bezüglich der Leistung auftreten. Bild 4 illustriert wie die Equipmenthersteller Zynq nutzen können, um alle erforderlichen 10 hf-praxis 9/2012

Fingerstreifen Gestanzte EMV-Dichtungen EMV-Zelte und -Räume EMV-Fenster und Gitter EMV-Gehäuse- Dichtungen IP68 und EMV- Kombidichtungen EMV- Endlosdichtungen EMV-Materialien aus einer Hand EMV-Dichtungen Blechgehäuse EMV-Faltenbälge EMV-Mesh und -Folien EMV-Dichtung Form In Place Geschirmte Lüftungsgitter EMV-leitfähige Klebstoffe EMV-O-Ringe und Rundprofile EMV-Gehäuse- Dichtungen Infratron GmbH · Postfach 50 03 06 · 80973 München Tel.: 089/158 126-0 · Fax: 089/158 126-99 www.infratron.de · e-mail: info@infratron.de

hf-praxis

PC & Industrie

© beam-Verlag Dipl.-Ing. Reinhard Birchel