AntennenBild 4: Beamforming IC mit dem ADAR5000-Layoutverwendete Architektur fürPower Combiner/Splitter ist dienach Wilkinson mit den Vorteilenminimale Verluste, hohe Isolationund reziproke Wirkung.Wilkinson-Designs werden inder Regel direkt auf der Leiterplattemit Mikrostreifen und/oderStreifenleitung implementiert.Alternativ dazu erweisen sichmonolithische siliziumbasierteDesigns wie ADAR5000 undADAR5001 als sehr vorteilhaft,da sie Platz auf der Leiterplattesparen, die Verlegung erleichternund die Signalintegritätverbessern.Der ADAR5000 ist ein 1:4Power Splitter in einem kompaktenWLCSP-Gehäuse mitden Abmessungen 2,5 × 2,5 ×0,5 mm, was ihn ideal machtfür den Einsatz in planaren Phased-Array-Antennensystemen,die einen geringen Abstandzwischen den Elementen benötigen.Der ADAR5001 ist ähnlich:ein 1:2 Wilkinson Power Splitterin einem WLCSP-Gehäuse mitden Abmessungen 1,5 × 1,5 ×0,5 mm. Beide punkten mit einererheblichen Leiterplattenflächeund Kosteneinsparungen gegenüberherkömmlichen WilkinsonPower Dividers mit Mikrostreifen-Design.Bild 4 zeigt die Verlegungeines Ka-Band-Beamforming-ICs,der in Verbindung mitdem ADAR5000 1:4 Splitter fürAnwendungen ausgelegt ist, dieein zweidimensionales planaresDesign erfordern.ZeitverzögerungUm das Design eines Phased-Array-Systems unter Verwendungeines Corporate-Feed-Netzwerks weiter zu verbessernund zu vereinfachen, bietetder ADAR4002 eine erweiterteZeitverzögerung und Amplitudensteuerungin einem einkanaligen,stromsparenden und miniaturisiertenGehäuse. Aufgrunddieser Merkmale ist er die idealeKomponente, um geringfügigeÄnderungen der Verzögerungaufgrund von Fehlanpassungenvorzunehmen oder eine zusätzlicheVerzögerungskompensationhinzuzufügen, wie sie fürein echtes Phased-Array-Systemmit Zeitverzögerung erforderlichist, bei dem die Verzögerung zurAbdeckung der Bandbreite ineffizientist.Der ADAR4002 ist ein bidirektionaler,einkanaliger Breitband-Echtzeitverzögerer (True-TimeDelay Unit, TDU) mit geringerLeistungsaufnahme undein DSA. Der Frequenzbereicherstreckt sich von 500 MHz bis19 GHz mit einer Impedanz von50 Ohm an beiden HF-Ports.Die TDU verfügt über zweiprogrammierbare maximaleZeitverzögerungen, die jeweilsmit einer 7-Bit-Steuerung ausgestattetsind. Der Bereich 0 hateine maximale Verzögerung von508 ps mit einer Auflösung von4 ps. Für den Betrieb mit niedrigerFrequenz wird der Bereich0 ausgewählt, da für eine vollständige360°-Phasenabdeckungmehr Zeitverzögerung zur Verfügungsteht. Der Bereich 1 hateine maximale Verzögerungvon 254 ps und eine Auflösungvon 2 ps. Dieser Bereich hat imVergleich zu Bereich 0 einengeringeren Einfügungsverlustund eignet sich besser für denHochfrequenzbetrieb, da derVerzögerungsbereich schmalist und die Schrittgröße präzisergesteuert werden kann. Der DSAhat eine 6-Bit-Auflösung miteinem Dämpfungsbereich von0 bis 31,5 dB und einer Schrittgrößevon 0,5 dB (Bild 5).Was die SWaP-Vorteile desADAR4002 betrifft, so sind dieEnergieeinsparungen beträchtlich,da die Kernbausteine desGeräts passiv sind. Die TDUund DSA sind passiv, währendder digitale Baustein der einzigeist, der Strom verbraucht. Weiterist eine flexible digitale Steuerungentweder über eine seriellePortschnittstelle (Serial PortInterface, SPI) oder ein Schieberegistermöglich. Das Schieberegistererlaubt die Verkettungmehrerer Chips. Der IC enthälteinen Registerspeicher für 32TDU- und DSA-Zustände. DerSpeicher ermöglicht in Kombinationmit On-Chip-Sequenzerneine schnelle bidirektionale Speicherweiterentwicklungüber denUPDATE-Pin. Diese digitalenFunktionen erweisen sich alsvorteilhaft für die Nutzungsfreundlichkeitund das schnelleBeam-Hopping.Der ADAR4002 verbrauchtinsgesamt 1 mW bei 1,2/1V Dualversorgung und ist ineinem LFCSP-Gehäuse mit denAbmessungen 2 × 3 mm untergebracht.Der in einem so kleinenGehäuse verfügbare Zeitverzögerungsbereichist angesichts allder potenziellen Anwendungsfällefür dieses Bauteil ziemlich22 hf-praxis 6/2025
RF-Lambda Europe GmbH ● +49 69 153 29 39 40 ● sales@rflambda.eu
Laden...
Laden...